ДОСЛІДЖЕННЯ ОБЧИСЛЮВАЧІВ ПРИСКОРЕНОГО ОБЧИСЛЕННЯ ДАНИХ ЗБІЛЬШЕНОЇ РОЗРЯДНОСТІ НА ОСНОВІ ОДНОВИМІРНОГО КАСКАДУ КОНСТРУКТИВНИХ МОДУЛІВ

Автор(и)

DOI:

https://doi.org/10.25140/2411-5363-2020-4(22)-109-117%20

Ключові слова:

одновимірний каскад конструктивних модулів; ПЛІС; арифметичні операції за модулем; VHDL; функціональний опис; багаторозрядні дані; комбінаційна логіка

Анотація

Актуальність теми дослідження. Дослідження обчислювачів обчислення даних збільшеної розрядності та врахування впливу методів їх опису, при реалізації в базисі ПЛІС, дозволить збільшити швидкість обробки даних та ефективніше використати ресурси ПЛІС.

Постановка проблеми. Прискорення процесу обчислення даних збільшеної розрядності висуває додаткові вимоги до реалізації елементів обчислювальних систем та обчислювальних систем загалом.

Аналіз останніх досліджень і публікацій. Швидкість обчислень даних збільшеної розрядності, які використовуються в базисі ПЛІС, залежать від методів їх опису, але ці методи також впливають на апаратні витрати.

Виділення недосліджених частин загальної проблеми. Відсутні теоретичні й експериментальні дослідження обчислювачів збільшеної розрядності для обчислень операцій за модулем на основі одновимірних каскадів конструктивних модулів у базисі ПЛІС.

Постановка завдання. Метою роботи є опис та дослідження обчислювачів складних операцій за модулем над даними збільшеної розрядності в базисі ПЛІС.

Виклад основного матеріалу. Обчислювачі складних операцій за модулем збільшеної розрядності описані ме- тодом функціонального опису за допомогою стандартних операторів VHDL та методом структурного опису у вигляді одновимірного каскаду конструктивних модулів. Залежності швидкодії та апаратних витрат від розрядності визначені експериментальним шляхом, з урахуванням внутрішньої будови конкретного сімейства ПЛІС для кожного з методів опису.

Висновки відповідно до статті. Використання методу функціонального опису типовими інструментальними засобами в базисі ПЛІС не дає змогу врахувати особливості алгоритмів обробки даних великої розрядності, що приводить до надлишковості у апаратних витратах. Запропонований метод структурного опису з використанням од- новимірного каскаду конструктивних модулів мовою опису апаратури, демонструє кращі результати та дає змогу більш гнучко підходити до використання апаратних ресурсів ПЛІС.
Зменшення апаратних витрат на реалізацію засобів обчислення даних збільшеної розрядності в межах конкретної ПЛІС, за рахунок вивільнення додаткових ресурсів дає змогу збільшити розрядність даних, що обробляються, без додаткових витрат на заміну апаратного забезпечення при загальному збільшенні продуктивності обчислювального елемента або системи.

Біографія автора

Андрій Роговенко, Національний університет «Чернігівська політехніка»

старший викладач

Посилання

Роговенко А. І., Тарасенко В. П., Тесленко О. К. Використання схем групового перенесення у суматорах в залишках на основі одновимірних каскадів конструктивних модулів. Системний аналіз та інформаційні технології: матеріали 15-ї Міжнародної науково-технічної конференції SAIT 2013 (Київ, 27-31 травня 2013 р.). Київ : “ІПСА” НТУУ “КПІ”, 2013. С. 484-486.

Rogovenko, A., Tarasenko, V., Teslenko, O. (2009). The performance defining for adders with variable module based on one-dimensional cascade of constructional modules. Advanced Computer System and Networks: Design and Application. Proceedings Of the 4st International Conference ACSN-2009 (pp. 11–13).

Роговенко А. І., Тарасенко В. П., Тесленко О. К. Створення параметричних ядер (softcores) для виконання операцій в кінцевих полях. Науково-технічний журнал “Радіоелектронні і комп’ютерні системи”. 2008. № 6. С. 261–263.

Роговенко А. І. Структура операційного пристрою виконання операцій за модулем на основі одномірного каскаду конструктивних модулів. Актуальные научные исследования в совреенном мире : ХХІV Междунар. научн. конф. (26-27 апреля 2017 г., Переяслав-Хмельницкий). Переяслав-Хмельницкий, 2017. Вип. 4(24), ч. 4. С. 60–63.

Роговенко А. І., Тарасенко В. П., Тесленко О. К. Оптимізація апаратних витрат на реалізацію параметричних ядер (soft-cores) для виконання операцій в скінченних полях. Науково-технічний журнал “Радіоелектронні і комп’ютерні системи”. 2009. № 5. С. 184–189.

IEEE Std 1076-2008: IEEE standard VHDL language reference manual. Institute of Electrical and Electronics Engineers. IEEE computer society (2009).

##submission.downloads##

Опубліковано

2021-07-02

Як цитувати

Роговенко, А. . (2021). ДОСЛІДЖЕННЯ ОБЧИСЛЮВАЧІВ ПРИСКОРЕНОГО ОБЧИСЛЕННЯ ДАНИХ ЗБІЛЬШЕНОЇ РОЗРЯДНОСТІ НА ОСНОВІ ОДНОВИМІРНОГО КАСКАДУ КОНСТРУКТИВНИХ МОДУЛІВ. Технічні науки та технології, (4(22), 109–117. https://doi.org/10.25140/2411-5363-2020-4(22)-109-117

Номер

Розділ

ІНФОРМАЦІЙНО-КОМП’ЮТЕРНІ ТЕХНОЛОГІЇ